21art.ru

Суворова Елена Александровна, Шейнин Юрий Евгеньевич Проектирование цифровых систем на VHDL

Бибило П., Авдеев Н., Романов В. Функциональная верификация VHDL-описаний синхронных цифровых устройств

Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов. Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Крих С., Метель О. Советская историография древности: структуры, люди, идеи. Путеводитель по советской науке о древней истории

Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов. Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Бибило П., Авдеев Н., Романов В. Функциональная верификация VHDL-описаний синхронных цифровых устройств

Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов. Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Крих С., Метель О. Советская историография древности: структуры, люди, идеи. Путеводитель по советской науке о древней истории

Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов. Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Бибило Петр Николаевич, Авдеев Николай Александрович VHDL. Эффективное использование при проектировании цифровых систем

Рассматриваются наиболее распространенные на практике пакеты STD_LOGIC_1164, NUMERIC_STD, EXEMPLAR_1164, TEXTIO, STD_LOGIC_TEXTIO, VITAL языка VHDL и их использование при проектировании цифровых систем на элементной базе сверхбольших интегральных схем, в том числе базовых матричных кристаллов. Приведены примеры и маршруты проектирования с использованием системы ModelSim моделирования и системы LeonardoSpectrum синтеза логических схем по алгоритмическим VHDL-описаниям цифровых систем. Предназначена для специалистов, занимающихся проектированием цифровых систем и знакомых с основными элементами языка VHDL, может быть полезна студентам и аспирантам, изучающим язык VHDL и его применение в системах автоматизированного проектирования.

Бибило П. Основы языка VHDL

Настоящая книга посвящена языку VHDL, который является международным стандартом в системах автоматизации проектирования и предназначен для спецификации, моделирования и синтеза цифровых систем на основе заказных и программируемых пользователями сверхбольших интегральных схем. Описывается применение языка VHDL на алгоритмическом и логическом уровнях проектирования цифровых систем. После каждой главы представлены вопросы, задачи и упражнения для самостоятельной работы. Заключительная глава книги содержит методические материалы, взятые из практики преподавания языка VHDL в университетах. Книга предназначена для первоначального ознакомления с языком VHDL и может быть полезна студентам, аспирантам и специалистам, занимающимся разработкой электронной аппаратуры с помощью средств САПР.

Бибило П. Основы языка VHDL

Настоящая книга посвящена языку VHDL, который является международным стандартом в системах автоматизации проектирования и предназначен для спецификации, моделирования и синтеза цифровых систем на основе заказных и программируемых пользователями сверхбольших интегральных схем. Описывается применение языка VHDL на алгоритмическом и логическом уровнях проектирования цифровых систем. После каждой главы представлены вопросы, задачи и упражнения для самостоятельной работы. Заключительная глава книги содержит методические материалы, взятые из практики преподавания языка VHDL в университетах. Книга предназначена для первоначального ознакомления с языком VHDL и может быть полезна студентам, аспирантам и специалистам, занимающимся разработкой электронной аппаратуры с помощью средств САПР.

Бибило П., Авдеев Н., Романов В. Функциональная верификация VHDL-описаний синхронных цифровых устройств

The problems of functional verification of projects of synchronous digital devices presented in the VHDL language are considered. VHDL is widely used hardware description language of projects when creating electronic equipment on a modern element base of ultra large-scale digital system and systems-on-chip. Functional verification is understood as verifying that VHDL project descriptions comply with the design specifications. The main attention is paid to the verification of VHDL descriptions of control logic blocks and complex functional blocks, as well as compact functional tests creation. A large number of examples are included that can be used to improve the skills of writing VHDL programs and practical skills in the Questa Sim system in industrial design. This book is for students, undergraduates and post-graduate students studying the VHDL language and its application in computer-aided design systems, as well as for specialists involved in the design of digital devices and systems. Key words: VHDL, Functional verification, SoC, Testbench. Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов. Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Бибило П., Авдеев Н., Романов В. Функциональная верификация VHDL-описаний синхронных цифровых устройств

The problems of functional verification of projects of synchronous digital devices presented in the VHDL language are considered. VHDL is widely used hardware description language of projects when creating electronic equipment on a modern element base of ultra large-scale digital system and systems-on-chip. Functional verification is understood as verifying that VHDL project descriptions comply with the design specifications. The main attention is paid to the verification of VHDL descriptions of control logic blocks and complex functional blocks, as well as compact functional tests creation. A large number of examples are included that can be used to improve the skills of writing VHDL programs and practical skills in the Questa Sim system in industrial design. This book is for students, undergraduates and post-graduate students studying the VHDL language and its application in computer-aided design systems, as well as for specialists involved in the design of digital devices and systems. Key words: VHDL, Functional verification, SoC, Testbench. Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов. Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании. Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.

Грушвицкий Ростислав Игоревич, Угрюмов Евгений Павлович, Мурсаев Александр Хафизович Проектирование систем на микросхемах с программируемой структурой

Пособие посвящено проектированию систем на интегральных схемах с программируемой структурой (ИСПС) и включает материалы учебных дисциплин, читаемых авторами. Рассмотрены методика создания проектов на ИСПС, включая тестирование и верификацию с ориентацией на применение современных систем автоматического проектирования (САПР); архитектура и характеристики ИСПС; концепции языкового описания аппаратуры. Приведен сравнительный анализ современных ИСПС. Изложены основные концепции языкового описания цифровых устройств на системном уровне (язык SystemC), блочном уровне (языки VHDL, VerilogHDL), а также особенности описания смешанных (цифровых и аналоговых) систем (VHDL-AMS). Пособие содержит примеры разработки проектов. Практически все разделы включают новую информацию. 2-е издание, переработанное и дополненное.

Корченко А. Г., Бабак В. П., Филоненко С. Ф., Тимошенко Н. П. VHDL. Справочное пособие по основам языка

Представляет собой вводный курс в язык VHDL и предназначена для быстрого ознакомления с базовыми концептуальными положениями этого языка. В данной книге приводятся базовые принципы параллельного программирования, положенные в основу языка VHDL, а также принципы организации VHDL-проекта и взаимосвязь компонентов проекта с физическими процессами, протекающими в реальных цифровых устройствах. Содержит многочисленные практические примеры проектирования цифровых устройств, в частности цифровых устройств специального назначения (криптопроцессоров). Рассчитана на студентов, изучающих язык VHDL, в том числе и в рамках учебных курсов, посвященных проектированию устройств защиты информации.

Бабак В. П., Филоненко С. Ф., Корченко А. Г., Тимошенко Н. П. VHDL. Справочное пособие по основам языка

Книга представляет собой вводный курс в язык VHDL. Приводятся базовые принципы параллельного программирования, положенные в основу VHDL, а также принципы организации языка и взаимосвязь компонентов проекта с физическими процессами, протекающими в реальных цифровых устройствах. Содержит многочисленные практические примеры проектирования цифровых устройств, в частности, цифровых устройств специального назначения (криптопроцессоров). Рассчитана на студентов, изучающих язык VHDL, в том числе и в рамках учебных курсов, посвященных проектированию устройств защиты информации.

Бабак В., Корченко А., Тимошенко Н., Филоненко С. VHDL: справочное пособие по основам языка

Книга представляет собой вводный курс в язык VHDL. Приводятся базовые принципы параллельного программирования, положенные в основу VHDL, а также принципы организации языка и взаимосвязь компонентов проекта с физическими процессами, протекающими в реальных цифровых устройствах. Содержит многочисленные практические примеры проектирования цифровых устройств, в частности, цифровых устройств специального назначения (криптопроцессоров). Рассчитана на студентов, изучающих язык VHDL, в том числе и в рамках учебных курсов, посвященных проектированию устройств защиты информации.

Бабак В., Корченко А., Тимошенко Н., Филоненко С. VHDL: справочное пособие по основам языка

Книга представляет собой вводный курс в язык VHDL. Приводятся базовые принципы параллельного программирования, положенные в основу VHDL, а также принципы организации языка и взаимосвязь компонентов проекта с физическими процессами, протекающими в реальных цифровых устройствах. Содержит многочисленные практические примеры проектирования цифровых устройств, в частности, цифровых устройств специального назначения (криптопроцессоров). Рассчитана на студентов, изучающих язык VHDL, в том числе и в рамках учебных курсов, посвященных проектированию устройств защиты информации.

Поляков Аркадий Константинович Языки VHDL и VERILOG в проектировании цифровой аппаратуры

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language - HDL) - Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтеза-бельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.